Kamis, 08 Juni 2023

 Laporan Akhir Modul 2 (Percobaan 1)




1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

  1. Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
  4.  Jumper
Gambar 1.1 Module D'Lorenzo

Gambar 1.2 Jumper
3. Rangkaian Simulasi [Kembali]

1. IC 74S112


2. Logicprobe

3. IC 7474

4. Saklar SW-SPDT




Percobaan 1 Proteus

Percobaan 1 Modul De lorenzo


4. Prinsip Kerja Rangkaian [Kembali]
        Pada gambar rangkaian di atas, terdapat J-K flip flop dan D flip flop. J-K flip flop menggunakan IC 74LS112 dengan 5 kaki input (J, K, Set, Reset, dan Clock), sedangkan D flip flop menggunakan IC 7474 dengan 4 kaki input (Set, Reset, D, dan Clock).

Pada J-K flip flop, kita perhatikan kondisi set dan reset terlebih dahulu. Ketika input set aktif, output Q akan berlogika 1 dan Q' akan berlogika 0. Sebaliknya, ketika input reset aktif, output Q akan berlogika 0 dan Q' akan berlogika 1. Jika keduanya aktif, output Q dan Q' akan berlogika 1. Namun, jika set dan reset tidak aktif, output akan dipengaruhi oleh input J dan K. Output dari J-K flip flop akan sesuai dengan prinsip inputannya.

Untuk D flip flop, perhatikan bahwa input set dan reset bersifat aktif low, yang berarti akan aktif ketika diberi logika 0 atau dihubungkan ke ground. Jika set aktif, output Q akan bernilai 1 dan Q' akan bernilai 0. Jika reset aktif, output Q akan bernilai 0 dan Q' akan bernilai 1. Namun, jika set dan reset tidak aktif, output akan dipengaruhi oleh input D dan Clock. Clock berkondisi active high, sehingga setelah satu periode dan pulsa naik, output akan mengikuti input D. Jadi, jika D bernilai 0, output Q akan bernilai 0 dan Q' akan bernilai 1. Sebaliknya, jika D bernilai 1, output Q akan bernilai 1 dan Q' akan bernilai 0.

Kemudian untuk kondisi yang dapat diperhatikan pada J-K flip flop dengan inputan yang divariasikan saat praktikum. Jika input J dan K adalah 0-0, maka keadaan output Q dan Q' tidak akan berubah dari keadaan sebelumnya. Jika J-0, K-1, maka keadaan output Q akan bernilai 1 dan Q' akan bernilai 0. Jika J-1, K-0, maka keadaan output Q akan bernilai 0 dan Q' akan bernilai 1. Jika J dan K keduanya 1-1, maka keadaan output Q dan Q' akan berubah bergantung pada keadaan sebelumnya (toggle).

5. Video Simulasi [Kembali]



6. Analisa [Kembali]

Soal Analisa Percobaan 1:

1. Analisa yang terjadi saat Input B3 dan B2 di hubungkan ke Clock dan K berlogika 1 serta gambarkan Timing Diagramnya!

jadi disini untuk kondisi B3 dan B2 dihubungkan dengan ke clock, dengan melihat rangkaianya dimana B3 adalah clock sebenarnya dan B2 adalah input J. karena J adalah active high sedangkan CLK adalah active low jadi jika keduanya dihubungkan dengan 1 clock yang sama maka salah satu dari J atau CLK tidak akan aktif maka derngan kondisi ini output yang didapatkan adalah Q akan selalu berlogika 0 dan Q' akan selalu berlogika 1.


dengan kondisi ini apabila Set nya yang aktif maka output Q adalah 1 dan Q' berlogika 0, begitu juga sebaliknya.

2. Analisa Apa yang terjadi Saat B5 dan B6 di hubungkan ke Clock dan Gambarkan Timing Diagramnya!

jawab:

pertama - tama untuk rangkaian ini CLK bersifat active high, untuk input D akan mempengaruhi nilai Q karena D=Q, jadai saat D berlogika 1 output Q = 1 begitu juga sebaliknya, disini jika D dan CLK dihubungkan dengan clock yang sama maka tidak akan ada perubahan pada output Q akan selalu 1 dan Q' akan selalu 0, jadi disini menggunakan clock 1Hz untuk D dan clock 2Hz untuk CLK  sehingga flip flop masuk keadaan toggle



7. Link Download [Kembali]

Download video percobaan klik
Download rangkaian percobaan 1 kondisi 8 klik
Download datasheet Logicprobe  klik
Download datasheet IC 74S112 klik
Download datasheet IC 7474 klik
Download HTML klik


- Tidak ada komentar:

Senin, 05 Juni 2023

 MODUL 2

 "Flip Flop"








1. Tujuan [Kembali]

  1. Merangkai dan menguji berbagai macam Flip-Flop
2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
  4.  Jumper
Gambar 1.1 Module D'Lorenzo

Gambar 1.2 Jumper

3. Dasar Teori [Kembali]
Flip-Flop

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain. Flip-flop terdiri dari beberapa jenis, yaitu:

A) R-S Flip-Flop
⇒R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 
 



Gambar 3.1 R-S Flip-Flop

B) J-K Flip-Flop
↠Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.
  
Gambar 3.2 JK Flip-Flop

C) D Flip-Flop
↠D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
 
Gambar 3.3 D Flip-Flop

D) T Flip-Flop
↠T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
 

 Gambar 3.4 T Flip-Flop


- Tidak ada komentar:

Minggu, 04 Juni 2023

 TUGAS PENDAHULUAN 1 MODUL 2


   Percobaan 1 Kondisi 8

   Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan    input B0=1, B1=0, B2=1, B3=don’t care, B4=don’t care, B5=0, B6=don’t care

2. Gambar Rangkaian Simulasi [Kembali]

    Percobaan 2 Kondisi 8



 3. Video Simulasi [Kembali]





 4. Prinsip Kerja [Kembali]

    Rangkaian sebelah kanan merupakan rangkaian J-K flip flop, flip tidak memiliki kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya

Pada percobaan ini dengan kondisi B0=1, B1=0, B2=1, B3=don’t care, B4=don’t care, output Q=1 dan Q’=0. Hal ini terjadi karena hanya input B1 terhubung ke ground sehingga S itu aktif yang mana men-satukan output Q=1 dan Q’=0 adalah inversnya, dan apabila input B0 terhubung ke ground dan R aktif dan menolkan output Q=0 dan Q’=1 adalah inversnya.

Untuk kondisi B0 dan B1 mati output yang didapat itu akan berubah tergantung dari clocknya, karena clocknya ini active low maka setiap clocknya terhubung ke ground atau bernilai 0 makan output Q dan Q’ akan berubah, dann apabila nilai clock ganti secara terus menerus akan memunculkan kondisi toggle.

Rangkaian sebelah kiri adalah rangakaian D flip flop. D flip flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S . Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.

Untuk rangkaian D flip flop ini nilai Q itu sama dengan nilai D apabila D=1 makan Q=1 dan Q’=0, namun dalam percobaan ini input S berperan dalam men-satukan output Q jika S atau R aktif makan output tidak lagi bergantung pada nilai D, namun apabila S dan R tidak aktif maka nilai Q akan berubah sesuai dengan nilai D, untuk clock akan mengubah output Q apabila terhubung ke power dan juga nilai D sudah dirubah terlebih dahulu.


 5. Link Download [Kembali]

Download video percobaan klik
Download rangkaian percobaan 1 kondisi 8 klik
Download datasheet Logicprobe  klik
Download datasheet IC 74S112 klik
Download datasheet IC 7474 klik
Download HTML klik
- Tidak ada komentar:

 TUGAS PENDAHULUAN 2 MODUL 2


    Percobaan 2 Kondisi 8

    Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0,            B1=0, B2=don’t care

2. Gambar Rangkaian Simulasi [Kembali]

    Percobaan 2 Kondisi 8




 3. Video Simulasi [Kembali]





 4. Prinsip Kerja [Kembali]

Flip flop T ini adalah Flip flop J-K yang input J-K nya disatukan sehingga nilai J-K itu, karena Flip flop D ini memiliki 5 input untuk urutanya itu input S-R lebih penting daripada input J-K. Pada percobaan ini dengan kondisi input B0=0, B1=0, B2=don’t care output Q=1 dan Q'=1, hal ini karena input S dan R keduanya aktif, sehingga menciptakan kondisi flip flop S-R.

Apabila input S aktif dan R mati maka, output Q=1 dan Q'=0 karena S aktif akan menset output Q menjadi 1 dan apabila clock kita ganti kondisinya berkali-kali tidak akan mempengaruhi output Q. sedangkan jika input S mati dan R aktif maka, output Q=0 dan Q'=1 karena R aktif akan menset output Q menjadi 0. 

Selanjutnya apabila S dan R mati maka nilai output akan bergantung dari clocknya, karena input T ini adalah satu dan ouputnya akan selalu berlawanan sehingga jika clock diganti terus menerus akan menciptakan kondisi flip flop toggle.

 5. Link Download [Kembali]

Download video percobaan klik
Download rangkaian percobaan 2 kondisi 8 klik
Download datasheet Logicprobe  klik
Download datasheet IC 74S112 klik
Download HTML klik
- Tidak ada komentar:

Jumat, 02 Juni 2023

 Laporan Akhir Modul 1 (Percobaan 2)




1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]
  •     Logika NOT


  •     Logika AND
  •     Logika OR
  •     Logika XOR
  •     Logicprobe (BIG)
  • Logicstate


3. Rangkaian Simulasi [Kembali]
     



A=0; B=1; C=0; D=1

4. Prinsip Kerja Rangkaian [Kembali]
     

Gerbang AND yang digunakan dalam percobaan memiliki 4 input, dan salah satu input dari gerbang tersebut akan di-NOT-kan. Gerbang NOT berbeda dengan gerbang lainnya karena hanya memiliki 1 input. Fungsi kerja gerbang NOT adalah membalikkan nilai logika dari inputnya. Oleh karena itu, dalam percobaan pertama ketika C=0, maka C' di-NOT-kan menjadi 1 dan menjadi input untuk gerbang AND. Pada percobaan kedua, ketika B=1, di-NOT-kan menjadi B'=0. 

Gerbang selanjutnya yang digunakan adalah gerbang XOR. Gerbang XOR menghasilkan nilai logika 1 saat kedua inputnya berbeda. Dalam percobaan yang dilakukan pada variasi ke-11, gerbang XOR menerima input dari B dan D, di mana B=1 dan D=1. Sesuai dengan prinsip kerjanya, output dari gerbang XOR adalah 0

Gerbang berikutnya yang digunakan adalah gerbang OR. Gerbang OR menerima input dari hasil gerbang XOR dan gerbang AND. Gerbang OR akan menghasilkan output 1 jika salah satu inputnya bernilai 1. Pada percobaan pertama, gerbang OR menerima input dari gerbang AND=0 dan gerbang XOR=0, sehingga output gerbang OR adalah 0+0=0. Begitu pula pada percobaan kedua, gerbang AND=0 dan gerbang XOR=0, sehingga output gerbang OR adalah 0+0=0. 

   
5. Video Simulasi [Kembali]







6. Analisa [Kembali]

Soal Analisa Percobaan 2: Turunkan fungsi dari rangkaian H1 dan H2 berupa aljabar boelean.






7. Link Download [Kembali]

- Tidak ada komentar:

 Laporan Akhir Modul 1 (Percobaan 3)




1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]
Module D' Lorenzo, yang terdiri dari 
  • Panel DL 2203D 
  • Panel DL 2203C
  • Panel DL 2203S

  •     Jumper

3. Rangkaian Simulasi [Kembali]


Rangkaian Simulasi Proteus


4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian multivibrator Monostabil terdiri dari komponen-komponen yang menghasilkan satu kestabilan pada outputnya. IC yang digunakan memiliki tiga kaki input, yaitu A, B, dan MR (Master Reset). Sifat kaki input A dan MR adalah Low, yang berarti aktif saat terhubung ke ground. Sedangkan kaki input B adalah High, yang aktif saat terhubung ke power.

Pada percobaan pertama, sinyal input memiliki kondisi Pin A=0 dan Pin B berperan sebagai triger. Ketika nilai B diubah, terjadi perpindahan pada LED, namun hanya bersifat sesaat. Awalnya, output Q stabil pada nilai 0, namun ketika B diubah, lampu LED menjadi menyala sesaat atau bernilai 1. Sedangkan output Q' awalnya stabil pada nilai 1, namun ketika di-triger oleh B, berpindah dari 1 ke 0 hanya dalam waktu yang singkat.

Pada keadaan kedua, A berperan sebagai triger dan B bernilai 1. Dalam kondisi ini, output Q awalnya bernilai 1, namun ketika di-triger oleh A, berpindah ke 0 hanya dalam waktu yang singkat. Sedangkan output Q awalnya stabil pada nilai 0, namun ketika di-triger oleh A, berpindah ke 1 hanya dalam waktu yang singkat.

5. Video Simulasi [Kembali]




 6. Analisa [Kembali]
        
Soal Analisa Percobaan 3: Bagaimana pengaruh perubahan nilai kapasitor dan resistor ? jelaskan beserta rumusnya.

Jawab : 

Pada percobaan dan perhitungan yang dilakukan, terdapat perbedaan yang cukup besar antara waktu (kuasi) yang diamati secara eksperimental dan waktu yang dihitung. Perbedaan ini bisa disebabkan oleh kesalahan praktikan saat mengamati waktu (kesalahan pengukuran waktu), perbedaan dalam model yang digunakan, dan faktor lainnya. Namun, berdasarkan data perhitungan, dapat disimpulkan bahwa jika nilai resistansi (R) dan kapasitansi (C) meningkat, maka waktu atau kestabilan kuantitatifnya juga meningkat, dan sebaliknya..

Rumus:
                                                          t =ln(2) x (R1*Rp)*C

R1+Rp = saat kondisi pontensio maximum

                                                           t =ln(2) x (R1)*C

R1 saat kondisi pontensio minimun


Soal Analisa Percobaan 3 : Analisa dan bandingkan hasil jurnal yang di dapat di pratikum dengan hasil jurnal perhitungan,contoh persentase errornya!

Jawab :
    Rumus  persentase error

% error = ||(nilai pratikum-nilai perhitungan) / (nilai perhitungan)||*100%   

  •   C=100 uF potensio minimun
% error =|(1.41 - 0.38) / (0.38)| *100%

% error = 271,05%
  •   C= 470uF potensio manimun  
% error = |(1.56 - 1.82) / (1.82)| *100%

% error = 14,2 %
  •  C= 940uF potensio minimum 

    • % error = |(1.55 - 3.64) / (3.64)| *100%

    % error = 57.4%
  •   C=100 uF potensio maximun 

      % error = |(1.42 - 0.714) / 0.714)| *100%

      % error = 98,8%
  •   C= 470uF potensio maximum 

    • % error = |(1.64 - 17.13) / (17.13)| *100%

    % error = 90,4 %
  •  C= 940uF potensio maximun
% error = |(1.45 - 34.27197) / (34.27197)| *100%

% error = 88.13%




7. Link Download [Kembali]
    

- Tidak ada komentar:
Langganan: Postingan (Atom)

Entri yang Diunggulkan

Laporan Akhir Project M4

Laporan Akhir Demo Project [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan   ...

  • (tanpa judul)
    TUGAS BESAR [KEMBALI KE MENU SEBELUMNYA]   DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan...
  • (tanpa judul)
    TUGAS BESAR     TUGAS BESAR   "Kontrol Robot Pramusaji" [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1.Tujuan 2. Alat dan Bahan 3. Dasa...
  • APLIKASI VOLTAGE FOLLOWER
        DAFTAR ISI 1.Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. Video 6.Dwonload    1.Tujuan [kembali] menget...