Laporan Akhir Modul 3 (Percobaan 3)
2. Alat dan Bahan
[Kembali]
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- Jumper
 |
| Gambar 1.1 Module D'Lorenzo |
 |
| Gambar 1.2 Jumper |
3. Rangkaian Simulasi
[Kembali]
1. IC 74193
2. IC 74192
3. 7 Segment
4. Saklar SW-SPDT
- Rangkaian
Percobaan 3a Proteus
Percobaan 3b Proteus
Percobaan 2 Modul De lorenzo
4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan 3a dan 3b ini kita menggunakan rangkaian synchronous, untuk prinsip kerja pada rangkaian synchronous counter itu sendiri adalah karena counter ini menggunakan banyak flip flop maka saat prosesnya itu secara bersamaan dan input flip flop setelahnya dipengaruhi oleh output flip flop sebelumnya
Pada rangkaian 3a karena input nya tidak ada clock maka IC tidak dapat mengcouter secara otomatis jadi untuk input hanya dipengaruhi oleh input D saja, pada percobaan 3 kondisi 4 dan 5 bisa dilihat input dirubah menjadi clock pada saat inilah IC baru bisa mencounter dan untuk hasilnya ada perbedaan pada kedua IC ini untuk IC 74193 mengcounter dari 0 sampai 15, sedangkan untuk IC 74192 mengcounter daeri 0 sampai 9
pada rangkain 3b prinsip masih sama dengan 3a yang menjadi pembedanya adalah rangkaian 3b memiliki gerbang OR yang terhubung ke clock pada saklar BI dan B2 sehingga IC bisa mengcounter tergantung input mana yang akan diambil, dan untuk rangkaian 3b ini IC hanya akan mengcounter apabila PL ini tidak aktif atau terhubung ke VCC karena PL active low dan untuk outputnya itu sama dengan rangkaian 3a dimana untuk IC 74193 mengcounter dari 0 sampai 15, sedangkan untuk IC 74192 mengcounter daeri 0 sampai 9
5. Video Simulasi [Kembali]
6. Analisa [Kembali]
1. Jelaskan perbedaan percobaan 3a dan 3b
jawab:
dari segi rangkaian perbedaannya terletak pada input B1 dan B2 dimana pada rangakaian 3a saklar B1 dan B2 itu langsung terhubung ke input up dan input down, sedangkan pada rangkaian 3b saklar B1 dan B2 terlebih dahulu dihubungkan ke gerbang OR yang terhubung dengan clock hal ini akan menjadi trigger untuk menentukan counter up dan counter down nantinya.
dari segi output, untuk percobaan 3a karna tidak adanya clock yang terhubung ke IC sehingga tifak adanya trigger yang terjadi maka output hanya akan dipengaruhi oleh input D, namun apabila input B1 dan B2 diganti ke clock maka counter dapat dilakukan. Sedangkan untuk rangkaian 3b karna adanya gerbang or yaang terhubung ke clock jadi apabila salah satu dari B1 atau B2 yang terhubung ke VCC maka yang aktif akan berlogika 1 dan yang satunya akan berkondisi toggle sehingga akan melakukan counter dari input yang toggle sebelumnya
2. Mengapa pada saat PL aktif tidak dapat counter secara otomatis
jawab:
PL atau Paralel load ini berfungsi untuk memuat nilai secara paralel, jadi pada saat PL aktif, PL akan otomatis mengunci nilai pada saat itu juga sehingga counter tidak dapat dilakukan, jika kita mengaktifkan PL pada saat counter sedang berjalan makan PL akan mengunci hasil counter pada saat itu juga tanpa memperdulikan clock yang berjalan dan apabila PL di no aktifkan kembali counter juga akan kembali berjalan. Pada saat PL ini aktif output hanya dapat dipengaruhi oleh input D
3. Mengapa pada saat PL mati input B1 - B4 menjadi don't care
jawab:
karena pada saat PL ini mati apabila counter dapat dilakukan, dan input D tidak akan bisa mempengaruhi hasil output pada saat counter berjalan, sehingga apapun yang dilakukan pada input B1 - B4 tidak akan berpengaruh serta input B1 -B4 ini hanya bisa berlaku saat PL aktif
7. Link Download
[Kembali]
